BEST AVAILABLE COPY

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Application of:

Juergen SCHMIDT

JCD5 Rec'd PCT/PTO 13 SEP 2005

Application No.:

Not yet assigned

Group Art Unit: Not yet assigned

Filed:

September 13, 2005

Examiner: Not yet assigned

Attorney Docket No.: 01012-1026 Client Docket No.:

P27723/US

For:

PHASE/FREQUENCY-LOCKED LOOP AND PHASE-FREQUENCY

COMPARATOR THEREFOR

Assistant Commissioner for Patents Alexandria, VA 22313-1450

CLAIM OF PRIORITY UNDER 35 U.S.C. § 119(a)-(d)

Dear Sir:

The benefit of any foreign patent application(s) listed below is hereby claimed under Title 35, United States Code, Section 119(a)-(d):

German Patent App. No. 103 11 049.6, filed March 13, 2003

PCT App. No. PCT/EP2004/001154, filed February 9, 2004

Respectfully Submitted,

DITTHAVONG & CARLSON, P.C.

Phouphanomketh Ditthavong

Attorney for Applicant(s)

Reg. No. 44658

Phouphanomketh Ditthavong 10507 Braddock Road Suite A Fairfax, VA 22032 (703) 425-8508

P27723/DE

Phasen-/Frequenzregelkreis und Phasen-/Frequenz-Komparator hierfür

5

10

Die Erfindung betrifft einen stabilen digitalen Phasen-/Frequenz-Komparator für einen Phasen-/Frequenzregelkreis mit neuartiger Reset-Logik, welcher für eine Implementierung in programmierbaren Logikbausteinen (z.B. FPGAs) optimiert ist.

15

20

Erzeugung von exakten Frequenzsignalen werden allgemeinen sogenannte PLL-Schaltungen (PLL: phase locked loops) verwendet. In einer PLL-Schaltung wird die Frequenz eines Frequenzoszillators so eingestellt, dass sie mit einer vorgegebenen Referenzfrequenz derart übereinstimmt, dass die Phasenverschiebung zwischen der Ausgangsfrequenz des Frequenzoszillators und der Referenzfrequenz stabil bzw. konstant bleibt. Prinzipiell kann zwischen analogen und digitalen PLL-Schaltungen unterschieden werden. den digitalen PLL-Schaltungen, die im folgenden weiterbetrachtet werden, beschränkt sich die digitale Realisierung meist auf den Phasen-/Frequenzkomparator bzw. den optional realisierten Frequenzteiler.

25

30

35

Phasen-/Frequenz-Komparator hat Der die Aufgabe, Frequenz eines Ausgangsfrequenzsignals eines oszillators in der PLL-Schaltungen mit der Frequenz eines vorgegebenen Referenzfrequenz-Signals zu vergleichen und bei einer Frequenzabweichung ein oder mehrere Stellsignale zu generieren, die die Frequenz des Ausgangsfrequenzdes Frequenzoszillators in der PLL-Schaltung entsprechend nachregeln. Die digitale Realisierung eines Phasen-/Frequenz-Komparators erfolgt meist entweder durch ein EXOR-Gatter, ein flankengetriggertes JK-Flipflop oder einen Phasen-Frequenz-Detektor mittels flankengetriggerter D-Flip-Flop mit Rücksetzlogik.

Phasen-Frequenz-Detektor mittels flankengetriggerten D-Flip-Flops mit Rücksetzlogik ist eine weit verbreitete digitale Realisierungsvariante für Phasen-/Frequenz-Komparatoren, da sie die geringsten Anforderungen an die Eingangssignale stellt (das EXOR-Gatter symmetrische Eingangssignale, das flankengetriggerte JK-Flipflop Eingangssignale ohne Schwund (Fading)).

Beim Phasen-Frequenz-Detektor mittels flankengetriggerten Flip-Flops mit Rücksetzlogik besteht, wie z.B. aus Roland 10 E. Best, "Phase Locked Loops", 3rd Edition, McGraw Hill, 1997, ISBN 0-07-006051-7, Seiten 91-101, bekannt, Stellsignal zum Nachregeln der Frequenz des Frequenzoszillators aus zwei Signalen, einem ersten Signal zum Hochregeln der Frequenz des Frequenzoszillators 15 einer positiven Frequenzabweichung zwischen Referenzfrequenz und Ausgangsfrequenz und einem zweiten Signal zum Herunterregeln der Frequenz Frequenzoszillators im Falle einer negativen Frequenzabweichung zwischen Referenzfrequenz und Ausgangs-20 frequenz. Diese beiden Stellsignale werden jeweils von einem flankengetriggerten D-Flip-Flop erzeugt, die jeweils vom Referenzfrequenzsignal bzw. vom Ausgangsfrequenzsignal werden. gesetzt Aufgrund der möglichen Phasenund 25 Frequenzbeziehungen des Referenzfrequenzsignals zum Ausgangsfrequenzsignal existieren insgesamt vier mögliche Zustände der beiden D-Flipflop-Ausgänge (00, 01, 10, Da der letzte Zustand der beiden Flip-Flop-Ausgänge nicht sinnvoll ist (gleichzeitiges Hochund Herunterregeln der Frequenz des Frequenzoszillators), bei Auftreten dieses Zustandes eine Rücksetzlogik die beiden Flip-Flops zurückgesetzt. Hierzu im allgemeinen ein UND-Gatter verwendet, Eingänge mit den Ausgängen der beiden Flip-Flops dessen Ausgang mit den Rücksetz-Eingängen der beiden Flip-Flops verbunden sind.

30

35

Damit weist der Phasen-/Frequenz-Komparator eine asynchrone, rückgekoppelte Struktur auf, deren Betriebs-

verhalten folgendermaßen charakterisiert ist: Im Phasen-Frequenz-Detektor mit flankengetriggerten D-Flip-Flops und obiger Rücksetzlogik wird im Falle einer Frequenzabweichung (Referenzfrequenz f_{soll} > Ausgangsfrequenz f_{ist}) im statistischen Mittel der Ausgang des mit dem Referenzfrequenz-Signal gesetzten Flip-Flops (Signal Stelloben) länger gesetzt als das mit Ausgangsfrequenzsignal gesetzte Flip-Flop (Signal: Stellunten). Im Falle einer negativen Frequenzabweichung (Referenzfrequenz f_{soll} < Ausgangsfrequenz f_{ist}) wird im statistischen Mittel der Ausgang des mit dem Ausgangsfrequenzsignal gesetzten Flip-Flops länger gesetzt als das mit dem Referenzfrequenzsignal gesetzte Flip-Flop. Diese Zusammenhänge sind für positive und negative Frequenzabweichungen f_{soll}-f_{ist} sowie für positive und negative Phasenabweichungen \cdot ϕ_{soll} $-\phi_{ist}$ zwischen Referenzfrequenz-Signal und Ausgangsfrequenz-Signal in den Figuren 1A bis 1D (zur Verdeutlichung werden dargestellt Diagrammen extreme Frequenzund Phasenabweichungen vorausgesetzt).

10

15

20

25

30

35

Wird ein derartiger digitaler Phasen-/Frequenz-Komparator mit programmierbaren Logikbausteinen (z.B. FPGAs, PALs, LCAs) realisiert, kann es zu folgenden Problemen kommen:

Die beiden flankengetriggerten D-Flip-Flops werden unter Umständen nicht exakt gleichzeitig gelöscht. schiedliche Laufzeiten der Rücksetzsignale aufgrund unterschiedlicher Leitungslängen von der Rücksetzlogik zu den Rücksetz-Eingängen der flankengetriggerten D-Flip-Flops sowie unterschiedliche Löschzeiten der beiden flankengetriggerten D-Flip-Flops können die Ursache dafür sein. Im Extremfall wird ein flankengetriggertes D-Flip-Flop gar nicht zurückgesetzt, da aufgrund deutlicher Laufzeit- und Löschzeitunterschiede das Rücksetz-Signal des noch nicht gelöschten flankengetriggerten D-Flip-Flops aufgrund des Rücksetzens des anderen flankengetriggerten D-Flip-Flops bereits Beendigung vor des Rücksetzvorgangs zurückgenommen wird. Derartige Vorgänge, insbesondere der

genannte Extremfall, treten im allgemeinen vergleichsweise unwahrscheinlich auf, sind jedoch in programmierbaren Logik-Bausteinen bei einer ungünstigen Platzierung der einzelnen Logikeinheiten nicht auszuschließen.

5

10

15

20

Der Anwender besitzt bei Programmierung der Logikbausteine im allgemeinen nur beschränkten Einfluss auf die Laufzeiten der einzelnen Signale bzw. auf die Löschzeiten der Flip-Flops, so dass bei Auftreten derartiger Unregelmäßigkeiten das Regelverhalten des PLL-Regelkreises nicht mehr exakt kontrollierbar ist. Zwischen den beiden Stellsignalen des digitalen Phasen-/Frequenz-Komparators und der Frequenzabweichung zwischen Referenzfrequenz und Ausgangsfrequenz besteht also kein exakter deterministischer Zusammenhang mehr. Dies führt zu unerwünschten Sprüngen in der Frequenz am Ausgang Frequenzoszillators der PLL-Schaltung sowie Phasendriften zwischen Referenzfrequenz und Ausgangsfrequenz. Diese Regelabweichungen des Phasen-/Frequenzregelkreises, die die Regelgüte der PLL-Schaltung deutlich reduzieren, können im allgemeinen nicht ausgeregelt werden und können in Extremfall zur Instabilität des Regelkreises führen.

Der Erfindung liegt daher die Aufgabe zugrunde, für einen 25 digitalen Phasen-/Frequenzregelkreis eine geeignete Rücksetzlogik für den Phasen-/Frequenz-Komparator, der mit flankengetriggerten Speichergliedern (D-Flip-Flops) aufgebaut ist, zu schaffen, um trotz auftretender Laufzeit-Effekte bei einer digitalen Realisierung mittels 30 beispielsweise programmierbarer Logikbausteine deterministische und stabile Phasen-/Frequenzregelung zu erzielen.

Die Aufgabe der Erfindung wird durch die Merkmale eines Phasen-/Frequenzregelkreis nach Anspruch 1 und durch die Merkmale eines Phasen-/Frequenzkomparators nach Anspruch 9 gelöst. Vorteilhafte Ausgestaltungen der Erfindung sind in den abhängigen Ansprüchen angegeben.

Zur Erzielung definiert zuverlässiger Löschvorgänge der beiden flankengetriggerten Speicherglieder, z.B. D-Flip-Flops, wird anstelle eines statischen Gatterbausteins zur Gewinnung des Rücksetzsignals aus den Ausgangssignalen der 5 flankengetriggerten Speicherglieder (D-Flip-Flops) digitales Speicherglied verwendet. Hierzu kommt beispielsweise und vorzugsweise ein asynchrones pegelgetriggertes RS-Flip-Flop zum Einsatz, das erst gesetzt wird, beide Ausgänge der beiden erst genannten flankengetrig-10 gerten Speicherglieder (D-Flip-Flops) gesetzt sind. Rücksetzsignal der beiden flankengetriggerten Speicherglieder (D-Flip-Flops) wird erst dann zurückgesetzt, wenn beide flankengetriggerten Speicherglieder (D-Flip-Flops) zurückgesetzt sind. Somit wird gewährleistet, 15 dass der Rücksetzvorgang beider flankengetriggerten Speicherglieder (D-Flip-Flops) definiert zum Abschluss kommt.

In den abhängigen Ansprüchen werden Ausführungsformen der 20 Rücksetzlogik für invertierte wie auch nicht-invertierte Logik aufgeführt.

Zwei Ausführungsbeispiele der Erfindung sind in den Zeichnungen dargestellt und werden im Folgenden näher 25 beschrieben. Es zeigen:

Fig. 1A, 1B, 1C, 1D eine Darstellung der Signale beim Phasen-/Frequenz-Detektor für unterschiedliche Frequenz- und Phasen-Abweichungen;

Fig. 2 ein Blockdiagramm eines Phasen-/Frequenz-Regelkreises;

35 Fig. 3 ein Blockdiagramm eines digitalen Phasen-/Frequenz-Komparators;

30

Fig. 4 ein Blockdiagramm eines ersten Ausführungsbeispiels einer Rücksetzlogik und

5 Fig. 5 ein Blockdiagramm eines zweiten Ausführungsbeispiels einer Rücksetzlogik.

Die erfindungsgemäße Rücksetzlogik für einen digitalen 10 Phasen-/Frequenz-Komparator wird nachfolgend unter Bezugnahme auf Fig. 2 bis Fig. 5 beschrieben.

15

20

25

30

35

In Fig. 2 ist schematisch das Blockdiagramm eines Phasen-/Frequenz-Regelkreises (PLL-Regelkreis) 1 dargestellt. Er besteht aus einem Frequenzteiler 2, an dessen Eingang ein Referenzfrequenz-Signal 3 anliegt. Die Frequenz Referenzfrequenz-Signals 3 wird im Frequenzteiler 2 um den Faktor M geteilt. Das Referenzfrequenz-Signal 4 mit der um Faktor M geteilten Frequenz wird am Ausgang des Frequenzteilers 2 ausgegeben. Der Phasen-/Frequenz-Regelkreis 1 besitzt einen zweiten Frequenzteiler 5, der die Frequenz des an seinem Eingang anliegenden Ausgangsfrequenz-Signals 6 um den Faktor N teilt. Das Ausgangsfrequenz-Signal 7 mit der um den Faktor N geteilten Frequenz wird am Ausgang des Frequenzteilers 5 ausgegeben. Durch geeignete Wahl von M und N ist dafür zu sorgen, dass das um den Faktor M frequenzgeteilte Referenzfrequenz-Signal 3 und das um den Faktor frequenzgeteilte Ausgangsfrequenz-Signal 6 im stationären (eingeschwungenen) Zustand des Phasen-/Frequenz-Regelkreises dieselbe Frequenz haben. Frequenzteiler 2 wie auch Frequenzteiler 5 sind optionale Funktionsblöcke innerhalb Phasen-/Frequenz-Regeldes kreises.

Das optional in den Frequenzteilern 2 bzw. 3 in seiner Frequenz geteilte Referenzfrequenzsignal 4 und Ausgangsfrequenz-Signal 7 wird an die jeweiligen Eingänge eines Phasen-/Frequenz-Komparators 8 geführt. Im Phasen-

/Frequenz-Komparator 8 erfolgt ein Vergleich der beiden Frequenzen bzw. Phasen des Referenzfrequenz-Signals 4 und des Ausgangsfrequenz-Signals 7. Der Vergleich führt zu einer Stellgröße 9 zur Nachregelung eines in der Regel strom- oder spannungsgesteuerten Frequenzoszillators 10. Die Stellgröße 9 besteht aus den beiden Stellsignalen Stelloben 9A zum Hochregeln der Frequenz des Frequenzoszillators 10 und Stellunten 9B zum Herunterregeln der Frequenz des Frequenz des Frequenz des Frequenzoszillators 10.

10

15

20

25

30

5

Die Stellgröße 9 mit ihren beiden Stellsignalen Stelloben Stellunten 9B werden an den Schleifenfilters 11 geführt. Das Schleifenfilter 11 weist Eingang bestimmtes charakteristisches dynamisches Verhalten auf, mit dem es die Dynamik des Phasen-/Frequenz-Regelkreises im Hinblick auf die Stabilität beeinflußt. Das Ausgangssignal 12 des Schleifenfilters 11 Eingang des Frequenzoszillators den Regelung der Frequenz des Ausgangsfrequenz-Signals geführt.

Somit wird die Frequenz des Ausgangsfrequenz-Signals 6 in Abhängigkeit der Regelkreisverstärkung des /Frequenz-Regelkreises 1, die unter anderem Teilungsfaktoren N und M der von den Frequenzteiler 2 bestimmt und ist, entsprechend dem zeitlichen Verlauf der Frequenz Referenzfrequenz-Signals 3 des geregelt. dynamische Verhalten des Phasen-/Frequenz-Regelkreises 1 bei zeitlicher Änderung der Frequenz des Referenzfrequenz-Signals 3 oder bei Auftreten einer den Phasen-/Frequenz-Regelkreises 1 beeinflussenden Störung wird durch die Dynamik der einzelnen Funktionsblöcke im Phasen-/Frequenz-Regelkreis 1, insbesondere des Schleifenfilters 11 und des Frequenzoszillators 10, bestimmt.

35

Während das Schleifenfilter 11 und der Frequenzoszillator 10 oft analog realisierte Funktionseinheiten darstellen, werden die Frequenzteiler 2 und 5 und der Phasen-/Frequenz-Komparator 8 analog oder digital realisiert. Bei

der digitalen Realisierung wird im Folgenden der in der überwiegenden Mehrzahl der Anwendungen eingesetzte Phasen-Frequenz-Detektor (PFD) mit flankengetriggerten D-Flip-Flops und Rücksetzlogik weiter beschrieben.

5

20

25

Das Blockschaltbild des Phasen-Frequenz-Detektor (PFD) ist in Fig. 3 dargestellt. Der PFD besteht aus den beiden flankengetriggerten Speichergliedern 13 und 14, vorzugsflankengetriggerte D-Flip-Flops. Beim flankengetriggerten D-Flip-Flop 13 wird bei einer positiven Flanke 10 optional Frequenzteiler im 2 frequenzgeteilten Referenzfrequenz-Signals 4 Takteingang am Eingang D anliegende Pegel, der konstant auf logisch "1" Clkgesetzt ist, auf den Ausgang Q geschaltet. Das am Ausgang Q des D-Flip-Flops 13 anliegende Stellsignal Stell_{oben} 9a 15 dient zum Hochregeln der Frequenz des Frequenzoszillators 10. Analog wird beim flankengetriggerten D-Flip-Flop 14 bei einer positiven Flanke des optional im Frequenzteiler frequenzgeteilten Ausgangsfrequenz-Signals Takteingang Clk der am Eingang D anliegende Pegel, konstant auf logisch "1" gesetzt ist, auf den Ausgang Q geschaltet. Das am Ausgang O des D-Flip-Flops anliegende 14 Stellsignal Stellunten 9B dient Herunterregeln der Frequenz des Frequenzoszillators zum Die beiden Stellsignale Stell_{oben} 9A und Stell_{unten} 10. werden an die Eingänge der Rücksetzlogik 15 geführt.

Nach dem Stand der Technik besteht die Rücksetzlogik 15 aus einem UND-Gatter. Die Rücksetzlogik 15 generiert ein Rücksetzsignal 16, 30 das als Rücksetzsignal 16A Rücksetz-Eingang den R des D-Flip-Flops 13 Rücksetzsignal 16B an den Rücksetz-Eingang R des D-Flip-Flops 14 geführt wird. Sind also die beiden Ausgänge Q der beiden D-Flip-Flops 13 und 14 gleichzeitig gesetzt, so ist auch der Ausgang der Rücksetzlogik 15 aktiviert, womit die 35 beiden D-Flip-Flops 13 und 14 jeweils über die Rücksetzsignale 16A und 16B an den Rücksetzeingängen R zurückgesetzt werden.

In einem ersten Ausführungsbeispiel der Rücksetzlogik 15, die in Fig. 4 dargestellt ist, wird ein asynchrones pegelgetriggertes RS-Flip-Flop 17 verwendet, das eine inverse Logik aufweist. Der Setzeingang low-aktiv) asynchronen pegelgetriggerten RS-Flip-Flops 17 wird vom Ausgangssignal 18 eines invertierten UND-Gatters gespeist. An die Eingänge des invertierten UND-Gatters 19 werden die beiden Stellsignale Stelloben 9A und Stellunten 9B geführt. An den Rücksetzeingang R des asynchronen pegelgetriggerten RS-Flip-Flops 17 wird das Ausgangssignal 20 des ODER-Gatters 21 geführt. Die beiden Eingänge des ODER-Gatters 21 werden von den beiden Stellsignalen Stelloben 9A und Stellunten 9B gespeist. Am Ausgang Q des asynchronen pegelgetriggerten RS-Flip-Flops 17 wird das Rücksetzsignal 16 erzeugt. Zur Realisierung der inversen Logik weist das asynchrone pegelgetriggerte RS-Flip-Flop 17 ein invertiertes UND-Gatter 22 auf, dessen Ausgang an den Ausgang Q geschaltet ist und dessen Eingänge vom Eingang S und vom Ausgang eines weiteren invertierten UND-Gatters 23 gespeist werden. Die Eingänge des weiteren invertierten UND-Gatters 23 werden vom Rücksetzeingang R und vom Ausgang des ersten invertierten UND-Gatters 22 gespeist.

5

10

15

20

Sind die beiden Stellsignale Stell_{oben} 9A und Stell_{unten} 9B 25 gleichzeitig aktiviert (Zustand "1"), wird Ausgangssignal des invertierten UND-Gatters 18 damit der Setzeingang S des asynchronen pegelgetriggerten RS-Flip-Flops 17 aktiviert (auf Zustand "0" gesetzt). Gleichzeitig ist das Ausgangssignal 20 des ODER-Gatters 21 30 damit der Rücksetzeingang R des asynchronen pegelgetriggerten RS-Flip-Flops 17 deaktiviert Zustand "1" gesetzt). Aufgrund der inversen Logik des RS-Flip-Flops 17 ist der Ausgang Q und damit das 35 Rücksetzsignal 16 gesetzt. Sind dagegen die Stellsignale Stelloben 9A und Stellunten 9B gleichzeitig deaktiviert (Zustand "0"), so ist das Ausgangssignal 18 des invertierten UND-Gatters 19 und damit der Setzeingang S des RS-Flip-Flops 17 auf den Zustand "1" gesetzt. Das

Ausgangssignal 20 des ODER-Gatters 21 und damit der Rücksetzeingang R des RS-Flip-Flops 17 ist auf den Zustand "0" gesetzt. Der Ausgang Q des RS-Flip-Flops 17 wird aufgrund seiner inversen Logik zurückgesetzt.

5

10

15

Somit ist gewährleistet, dass das Rücksetzsignal 16 dann gesetzt wird, wenn die beiden Stellsignale Stelloben Stellunten gesetzt sind. 9B Ein Rücksetzen des Rücksetzsignals 16 erfolgt erst dann, wenn beide Stellsignale Stell_{oben} 9A und Stell_{unten} 9B gleichzeitig zurückgesetzt sind. Damit kann die Frequenz des Frequenzoszillators 10 entsprechend der Belegung der Stellsignale Stell_{oben} 9a und Stell_{unten} 9B nachgeregelt werden, ohne unerwünschte Frequenzsprünge und damit Instabilitäten im Phasen-/Frequenz-Regelkreis zu erzeugen. Der PLL-Regelkreis weist damit ein kontrollierbares Verhalten auf.

In einem zweiten Ausführungsbeispiel der Rücksetzlogik 15, die in Fig. 5 dargestellt ist, wird ein asynchrones pegelgetriggertes RS-Flip-Flop 24 verwendet, das eine nicht-20 inverse Logik aufweist. Der Setzeingang S des asynchronen pegelgetriggerten RS-Flip-Flops 24 wird vom Ausgangssignal 25 eines UND-Gatters 26 gespeist. An die Eingänge des UND-Gatters 26 werden die beiden Stellsignale Stelloben 9A und 25 Stellunten geführt. An den 9B Rücksetzeingang des asynchronen pegelgetriggerten RS-Flip-Flops 24 wird das Ausgangssignal 27 des invertierten ODER-Gatters geführt. Die beiden Eingänge des invertierten ODER-Gatters 28 werden von den beiden Stellsignalen Stell_{oben} 9A und Stell_{unten} 9B gespeist. Am Ausgang Q des 30 asynchronen pegelgetriggerten RS-Flip-Flops 24 wird das Rücksetzsignal 16 erzeugt. Zur Realisierung der nicht-inversen Logik weist das asynchrone pegelgetriggerte RS-Flip-Flop 24 ein invertiertes ODER-Gatter 29 auf, dessen Ausgang an den Ausgang Q geschaltet ist und dessen Eingänge vom Eingang S 35 und vom Ausgang eines weiteren invertierten ODER-Gatters 30 gespeist werden. Die Eingänge des weiteren invertierten ODER-Gatters 30 werden vom Rücksetzeingang R und vom Ausgang des ersten invertierten ODER-Gatters 29 gespeist.

Sind die beiden Stellsignale Stell_{oben} 9A und Stell_{unten} 9B gleichzeitig aktiviert (Zustand "1"), wird Ausgangssignal 25 des UND-Gatters 26 und damit der Setzeingang S des asynchronen pegelgetriggerten RS-Flip-Flops 24 aktiviert (Zustand "1"). Gleichzeitig ist Ausgangssignal 27 des invertierten ODER-Gatters 28 damit der Rücksetzeingang R des asynchronen pegelgetriggerten RS-Flip-Flops 24 nicht gesetzt (Zustand "0"). Aufgrund der nicht-invertierten Logik des RS-Flip-10 Flops 24 ist der Ausgang Q und damit das Rücksetzsignal 16 gesetzt. Sind dagegen die beiden Stellsignale Stell_{oben} 9A und Stellunten 9B gleichzeitig deaktiviert (Zustand "0"), so ist das Ausgangssignal 25 des UND-Gatters 26 und damit der Setzeingang S des RS-Flip-Flops zurückgesetzt (Zustand 15 "0"). Das Ausgangssignal 27 des invertierten ODER-Gatters 28 und damit der Rücksetzeingang R des RS-Flip-Flops 24 ist aktiviert (Zustand "1"). Der Ausgang Q des RS-Flick-Flops 24 wird aufgrund seiner nicht-invertierten Logik 20 zurückgesetzt.

Auch in diesem Ausführungsbeispiel mit einem asynchronen pegelgetriggerten RS-Flip-Flop 24 mit nicht-invertierter Logik ist gewährleistet, dass das Rücksetzsignal 16 nur dann gesetzt ist, wenn die beiden Stellsignale Stelloben 9A und Stellunten 9B gleichzeitig gesetzt sind. Ein Rücksetzen des Rücksetzsignals 16 erfolgt auch dann erst, wenn beide Stellsignale Stelloben 9A und Stellunten 9B zurückgesetzt sind. Der PLL-Regelkreis weist auch in diesem Ausführungsbeispiel ein kontrollierbares Verhalten auf, da keine unerwünschten Frequenzsprünge und somit Instabilitäten im Phasen-/Frequenz-Regelkreis auftreten.

25

30

Ansprüche

Phasen-/Frequenzregelkreis (1) mit einem Phasen-/Frequenzkomparator (8) und einem Frequenzoszillator (10), 5 wobei der Phasen-/Frequenzkomparator (8) zwei getriggerte Speicherglieder (13, 14) aufweist, die jeweils mit einer Flanke eines ggf. geteilten Referenzfrequenz-Signals (4) des Phasen-/Frequenzregelkreises (1) und einer Flanke eines ggf. geteilten Ausgangsfrequenz-Signals (6) . 10 des Phasen-/Frequenzregelkreises (1) gesetzt werden und jeweils mit einem Ausgangssignal (16) einer Rücksetzlogik-Einheit (15) zurückgesetzt werden, deren Eingänge von den Ausgangssignalen (9A, 9B) der beiden flankengetriggerten Speicherglieder (13, 14) gespeist sind, dadurch gekennzeichnet,

dass das Ausgangssignal (16) der Rücksetzlogik-Einheit (15) erst dann aktiviert ist, wenn beide Ausgangssignale 9B) der beiden flankengetriggerten Speicherglieder (13, 14) aktiviert sind, und erst dann deaktiviert ist, wenn beide Ausgangssignale (9A, 9B) der beiden flankengetriggerten Speicherglieder (13, 14) deaktiviert sind.

Phasen-/Frequenzregelkreis nach Anspruch 1, 25 dadurch gekennzeichnet,

dass die Rücksetzlogik-Einheit (15)mittels asynchronen pegelgetriggerten RS-Speichergliedes (17; 24) realisiert ist.

30

35

20

Phasen-/Frequenzregelkreis nach Anspruch 2, 3. dadurch gekennzeichnet,

dass das asynchrone pegelgetriggerte RS-Speicherglied (24) Rücksetzlogik-Einheit (15)nicht-invertierten bei Eingangssignalen gesetzt oder zurückgesetzt wird.

Phasen-/Frequenzregelkreis nach Anspruch 2, 4. dadurch gekennzeichnet,

dass das asynchrone pegelgetriggerte RS-Speicherglied (17) der Rücksetzlogik-Einheit (15) bei invertierten Eingangssignalen gesetzt oder zurückgesetzt wird.

5 5. Phasen-/Frequenzregelkreis nach einem der Ansprüche 1 bis 4,

dadurch gekennzeichnet,

der Ausgang (Q) des mit dem ggf. geteilten Referenzfrequenz-Signal (3) an seinen Eingang (Clk) 10 beaufschlagten flankengetriggerten Speichergliedes dem Frequenzoszillator (10) zur Erhöhung der Frequenz des Ausgangsfrequenz-Signals (6) und der Ausgang (Q) des mit dem ggf. geteilten Ausgangsfrequenz-Signals (6) an seinem Eingang beaufschlagten flankengetriggerten Speichergliedes (14)dem Frequenzoszillator Reduzierung der Frequenz des Ausgangsfrequenz-Signals (6) zugeführt ist.

6. Phasen-/Frequenzregelkreis nach einem der Ansprüche 1 20 oder 5,

dadurch gekennzeichnet,

dass die Signale (9A, 9B) am Ausgang (Q) der beiden flankengetriggerten Speicherglieder (13, 14) unter Zwischenschaltung eines Schleifenfilters (11) zur

- 25 Stabilisierung des Phasen-/Frequenzregelkreises (1) auf den Frequenzoszillator (10) geschaltet sind.
 - 7. Phasen-/Frequenzregelkreis nach einem der Ansprüche 1 bis 6,
- 30 dadurch gekennzeichnet,

35

dass die Frequenz des Referenzfrequenz-Signals (2) des Phasen-/Frequenzregelkreises (1) vor dem Eingang (Clk) des Phasen-/Frequenzkomparators (8) mittels eines Frequenzteilers (2) um den Faktor N reduziert wird.

8. Phasen-/Frequenzregelkreis nach einem der Ansprüche 1 bis 7,

dadurch gekennzeichnet,

dass die Frequenz des Ausgangsfrequenz-Signals (6) des Phasen-/Frequenzregelkreises (1) vor dem Eingang (Clk) des Phasen-/Frequenzkomparators (8) mittels eines Frequenzteilers (5) um den Faktor M reduziert wird.

5

10

15

Phasen-/Frequenzkomparator 9. (8) für einen Phasen-/Frequenzregelkreis (1) mit zwei flankengetriggerten Speichergliedern (13, 14), die jeweils mit einer Flanke ggf. geteilten Referenzfrequenz-Signals (3) Phasen-/Frequenzregelkreises (1) und einer Flanke eines ggf. geteilten Ausgangsfrequenz-Signals (6) des Phasen-/Frequenzregelkreises (1) gesetzt werden und jeweils mit einem Ausgangssignal (16) einer Rücksetzlogik-Einheit (15) zurückgesetzt werden, deren Eingänge von den Ausgangssignalen (9A, 9B) der beiden flankengetriggerten Speicherglieder (13, 14) gespeist sind, dadurch gekennzeichnet,

dass das Ausgangssignal (16) der Rücksetzlogik-Einheit (15) erst dann aktiviert ist, wenn beide Ausgangssignale 20 (9A, 9B) der beiden flankengetriggerten Speicherglieder (13, 14) aktiviert sind, und erst dann deaktiviert ist, wenn beide Ausgangssignale (9A, 9B) der beiden flankengetriggerten Speicherglieder (13, 14) deaktiviert sind.

25

30

10. Phasen-/Frequenzkomparator nach Anspruch 9, dadurch gekennzeichnet,

dass die Rücksetzlogik-Einheit (15) mittels eines asynchronen pegelgetriggerten RS-Speichergliedes (17, 24) realisiert ist.

11. Phasen-/Frequenzkomparator nach Anspruch 10, dadurch gekennzeichnet,

dass das asynchrone pegelgetriggerte RS-Speicherglied (24) 35 der Rücksetzlogik-Einheit (15) bei nicht-invertierten Eingangssignalen gesetzt oder zurückgesetzt wird.

12. Phasen-/Frequenzkomparator nach Anspruch 10, dadurch gekennzeichnet,


dass das asynchrone pegelgetriggerte RS-Speicherglied (17) der Rücksetzlogik-Einheit (15) bei invertierten Eingangssignalen gesetzt oder zurückgesetzt wird.


Zusammenfassung

Phasen-/Frequenzkomparator (8) besteht aus zwei flankengetriggerten Speichergliedern (13, 14), die jeweils 5 mit einer Flanke eines Referenzfrequenz-Signals (3) eines Phasen-/Frequenzregelkreises (1) und einer Flanke eines Ausgangsfrequenz-Signals (6) des Phasen-/Frequenzregelkreises (1) gesetzt werden und jeweils mit einem 10 Ausgangssignal (16)einer Rücksetzlogik-Einheit (15)zurückgesetzt werden. Das Ausgangssignal (16)Rücksetzlogik-Einheit (15) ist erst dann aktiviert, wenn beiden Ausgangssignale (9A, 9B) der beiden flankengetriggerten Speicherglieder (13, 14) aktiviert sind, und ist erst dann deaktiviert, wenn die beiden Ausgangssignale (9A, 9B) der beiden flankengetriggerten Speicherglieder (13, 14) deaktiviert sind.


(Fig. 3 und 4)

20






F19.2



F19.3



F10.4

1-24 Ø 25 'unter ODER O

This Page is inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

Þ	BLACK BORDERS
Ճ	IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
4	FADED TEXT OR DRAWING
	BLURED OR ILLEGIBLE TEXT OR DRAWING
	SKEWED/SLANTED IMAGES
φ	COLORED OR BLACK AND WHITE PHOTOGRAPHS
	GRAY SCALE DOCUMENTS
	LINES OR MARKS ON ORIGINAL DOCUMENT
	REPERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
	OTHER:

IMAGES ARE BEST AVAILABLE COPY.
As rescanning documents will not correct images problems checked, please do not report the problems to the IFW Image Problem Mailbox